DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

012225158 ***Image available **
WPI Acc No: 1999-031264 199903

XRAM Acc No: C99-009835 XRPX Acc No: N99-024342

Polycrystalline silicon film manufacturing method for TFT used LCD - involves polycrystallisation of non-crystalline silicon(a film followed by

lamp annealing and laser annealing

Patent Assignee: SANYO ELECTRIC CO LTD (SAOL -); SONY CORP (SONY -)

Number of Countries: 002 Number of Patents: 002

Patent Family:

 Patent No
 Kind
 Date
 Applicat No
 Kind
 Date
 Week

 JP 10294469
 A
 19981104
 JP 9841497
 A
 19980224
 199903
 B

 KR 98071575
 A
 19981026
 KR 985388
 A
 19980220
 199953

Priority Applications (No Type Date): JP 9739226 A 19970224

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 10294469 A 8 H01L-029:786 KR 98071575 A H01L-021 324

Abstract (Basic): JP 10294469 A

The method involves forming an a-Si film (26) on a gate insulating film (14). The gate insulating film is arranged on a substrate (10) via a gate electrode (12). Then the a-Si film is subjected to halogen lamp irradiation and excimer laser irradiation followed by polycrystallisation. The polycrystallisation yields a p-Si film (24). The polycrystal is subjected to annealing to get homogeneity and suitable grain size. The p-Si film serves as an active layer of the TFT.

ADVANTAGE - Offers weight reduction and thereby cost. Improves display quality.

Dwg.2.6

Title Terms: POLYCRYSTALLINE: SILICON: FILM: MANUFACTURE: METHOD: TFT: LCD: NON; CRYSTAL: SILICON: FILM: FOLLOW: LAMP: ANNEAL: LASER: ANNEAL

Derwent Class: L03; U11; U12; U14

International Patent Class (Main): H01L-021.324; H01L-029.786 International Patent Class (Additional): H01L-021.20; H01L-021.336

File Segment: CPI: EPI

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-294469

(43)公開日 平成10年(1998)11月4日

(51) Int.Cl.6

識別記号

H01L 29/786 21/336

21/20

FΙ

H01L 29/78

21/20

29/78

617A

627G

審査請求 未請求 請求項の数5 〇L (全 8 頁)

(21)出願番号

特願平10-41497

(22)出顧日

平成10年(1998) 2月24日

(31)優先権主張番号 特願平9-39226

(32)優先日

平9 (1997) 2 月24日

(33)優先権主張国

日本(JP)

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 鈴木 浩司

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内


(74)代理人 弁理士 吉田 研二 (外2名)


(54) 【発明の名称】 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びアニール装置

(57) 【要約】

【課題】 高熱電導率の材料膜上の非晶質シリコンを多 **結晶化して均質な多結晶シリコンを形成する。**

【解決手段】 基板10上に形成されたゲート電極12 の上方にゲート絶縁膜14を介してゲート電極12を跨 でようにa=S主膜20を形成し、その後a-S主膜2 ロに対してハロゲンランプ照射によるRTA処理及びエ キンマレーザ照射によるレーザアニール処理を施し、 α ード:膜20を多層晶化させてp-と:膜24を得る。 1種類のアニールを行うことにより、 aーSI膜20の 内、特にゲート電極12の上方領域においても均質で適 切なグレインサイズの多結晶が得られる。得られたロー 5 1 膜2 4 をTFTの能動質 チャネル領域) として利 用されば、特性の優れたホトムゲート構造の多結晶シリ







【特許請求の範囲】

【請求項:】 基板上に形成された熱伝導室の高い材料 膜の上方に用品質シリコン膜を形成し、

当記事論等シリコン戦形成後、前記事品等シリコン戦に 付してデンプアニーの処理及びレーザアニーの処理を施 し、前記中品質シリコン戦を多層品化されて多緒品シリコン戦を得ることを特徴とする多層品シリコン戦の製造 方法。

【請求項目】 ガラス基板上に形成されるボトムゲート 構造上薄膜トランドスタの製造力法であって、

市記ガラス基板上に所望いパターンに形成されたゲート (登板材料)扱い上方に、非晶質しリコリ膜をゲート地縁膜 を介して一度し、

前記は晶質シリコン膜形式後、前記共高質シリコン膜に 対してラッドアニー等変理数でレーザアニー等処理を施 し、正記を品質シリコン膜を多層晶化させて多端晶シリ コン膜を形成し、

前記多結告という。腕を神模トランドスクの起動層とすることを特徴とする薄膜トランジスタの製造方法。

【請求項3】 ガラス基板上に形成されるボトムゲート 構造と薄膜トランジスクの製造方法であって、

前記ガラス基板上に所望さパマーンに形成されたゲート 電極打料膜の上方に、非晶質シリコン膜をゲート絶縁膜 を介して形成し、

町記典品質シリコン膜形成後、前記典品質シリコン膜に 対してラープアニール処理及びレーザアニール処理を施 し、前記連品質シリコン膜を多結晶化して多結晶シリコ ン膜を形成し、

司記多結晶シリコン膜に不純物をドーピングし、

町記多緒晶シリコン膜に対してレーザアニール処理又は ランツアニール処理のいずれた又は両力を施して前記トービ。ケした不純物を活性化し、前記多結晶シリコン膜 中に薄膜トランジスタのアース、ドレイン領域及びチャ ネル領域を形成することを特徴とする薄膜トランジスタ の製造方法。

【請文項 1】 - 請求項 1~3 . 1 / 時 (5) と は記載の製 担力法において、

・記述部分シトコン様のお報音でになっ、前記無額等 コン膜に対してキシン開射による制度開像アニー等処 目を施し、重由 短時開熱アニー等処理と前後して前記井 計算シリコン被に対してエキシマレーず光限的によるレーザアニー等処理を施して、前記井配質シリコン膜を多 計論化し多結論シリコン膜を呼吸することを特徴とする 多結晶シリコン類以は頻膜トランジスタの製造方法。

For the Association of the

 类带。

【発明に評価な説明】

[0001]

【食明に属する技術分類】な発明は、緩縮ディスプレイ等のマトレケス制表示表置の薄膜トランジスターTFT: Trin Film Transistor)などの各種トランジスタに係り、特にそれらのトランジスタの距離層として有用な多緒請シリコン族の作業方法に関する。

[0002]

【葉来の技術】近年、表示装置として番精細、高画質な表示が求められており、被品ディスプレイではそのために被信駆動用のスイーチング素子として薄膜トランジスタを利用したアクテ・ブマトリケス方式の被品ディスプレイ、AMLCD: Ne Warrix Liquid Crystal Displayという。が用いられている。

【0003】 TFTを担いたAMLCDにおいては、薄膜トランジスタの脏腑層、つまりチャスの軽減として、連品質ンりコンを出いて沖品質シリコン、FTで、多糖品シリコン膜を用いる多糖品シリコンTFTが知られている。

【0004】このうち、非晶質シリコンTFTは、非晶質シリコン膜が低温。例えば、300℃)で成膜できるため、融点の低い安価ガラス基板上に形成することが容易であり、また広いが積極圏に均質な評晶質シリコン膜を形成することが容易なことから、パネリの大型化に有利であり、現在のところ大型の10Dに多く用いられている。

【0005】一方の逐結晶シリコンTFTは、非晶質シ リコン膜に比較して多層品シリコン膜と移動度が高く、 TFTとした場合にオン電流が大きくレート抵抗でオン 抵抗しが低い等、光等性や駆動能力に優れている。よっ て、高精細・高画質なしCDのスイッチング素子として 有用組されている。また、大型化に伴って選択期間「デ ユーティー比)も難くなることから、大型LCD用の液 品勵動用素子としてもそい有用作に指摘されている。ま た。多名品シリコンでも下は、多名品シリコン語を能動 舞として用いているため、重ね道、複音影響用本子とし でだけでなり、顕電と図り、論理回答を構成するスイト手 こだれでとして利利用でき、現に、これの秘留觀動用具 子及び論理回路に寿子を同一工程で同一基板上に形成す **むことも可能である。これため、時代、多端間シリコン** ○FTは、画素部と駆動部とを同一基め上に形成したい。 わけるドライト内蔵質してしたして、何えば高精肥、高 国質、そして小型であることが悪力される中・小型の下

^{Control of the state of the control of the}

多結晶シリコンTFTを融点 600で程度」の低い安 信なガラス基板上に高い掛留まりで形成することが要求 されている。しかし、現在のところ、ガラス基板の融点 …00で程度。以下の温度で、透りなグレインサイブ を行する多結体シリコン膜を形成することは困難であ る。このため、最初に非晶質シリコン膜を基板上に形成 し、これをレーザアニールを則いて、比較的低温で多結 結合させて多常品シリコン膜を形成する方法が提案され でいる。

【0005】例えば、例4に示すようなLCD用のボトムゲート構造人多結晶シリコンTFTの製造にあたっては、ガラス基板上に形成された非晶質シリコン膜にエキシマレーザを開射して非晶質シリコ、膜を加熱し、これを多能晶化するレーザアニーレ力法が知られている。

【0.0.0.9】 ホトムゲート構造の多端語シリコンTFTの製造では、まず、カラス基板 1.0 上には工験を形成してこれを所定の形状にパターニングし、図 4.(a) に示すようにゲート配線と一体のゲート電域 1.2 を作成する。次に、図 4.(b) に示すように、 2 解構造のゲート 地練膜 1.4 上、非晶質シリコン膜 「以下 4-5 上膜という) 2.0 をプラズマC V D (P E + C V D + Plasma Enhanced (hemical Vapor Deposition) によって連続形成する。

【00011】多常晶化によりp-S 「膜22を存在後、p- 5 「膜22の上であって、チャネリ領域4 4 を形成すべき領域 ケート電板12と対向する領域) に、S 1 (元づれなるチャネルストッパ膜30を形成する (図4 元) 参照)。次に、このチャネルストッパ膜30を形成する (図4 元) 参照)。次に、このチャネルストッパ膜30を下スプとして、TFTのソース・ドレーン領域に相当する経過、1、12007上方より不動物。例とば、リン・をデールがする。なお、3 4 元 1 に必つTFTは、L1010上には1. 2011以 Doted Drain - 構造であり、12012が対す2 1元、 121.0がデわぞれ低濃度 12 - ソース・ドレーン領域であり、領域10 5 - 401.が高濃度領域 N + 1 となっている。

【 () () 1 (2)】不純物ドープ後、ランコアニールによる短 計開製アニーリ処理。RTA Rapid Therma, Anneal in と、を短し、ドーコされた不純物を開催化し、これによ

 を接続し、L(D)からりの基礎を得る。なお、図4 は、に示すTFTの所能配置は、例えば、図5に示すような配置になっている。何し、図5は、7一次電磁での、順素電磁60年の前の中進を表している。
 【0013】

【発明や解決しようとする課題】以上のように、従来、ポトムゲート構造の多性品がリロンTITにおいては、ユード主題20をELAによって多結晶化しもート主膜20を得ている。

【0011】このようなカード「の多結晶化は、供給される興祉、つまりエネンギー量に依存して起こるため、カード「膜に与える無量、つまりエキシアレーザい面内エネルギー カード「膜の単位温積率なりの開射エネルギー を均一に悪御することが、項質なカード「翼立せを形成する上で重要である。

【10017】例えば、図6に同じように、ゲート復職12のない領域20%のでは、a=s 主膜20が適切なグレインサイズの多望番シリコンになるも2の、同じアエール条件下で、ゲール電極120存在する領域22Gのa=s :膜20次多量量化は木上分であり、速切なグレインサイズに多速音シリコンにはなったい

【「アート」なれ、多り量化によって形成される」。と 主漢目27 年一ト金板上方が成してはます形での中でで りが域を構成するできから、この流域によった多層量。 だいくのサイズが十分大きくなるように、レーザで二一 の条件を制御することも考えられる。ところが、シリコン族の年一ト電極12上方の傾似20日のでしょうか てばが減切になるようにアニー(各件を記述すると、少 変は、ホテス基板上の領域20日のになる多種語のサ

きなかった。

【1019】更に、上述のような割内で不均一なりレインサ・ブルp=8:購20を用いて平下下を構成した場合、各平下下の特性。例えばドレインサ・ブに依存するサン電流、シート抵抗リルバラグキが大きくなる。よって、1、1の両素部の平下下として用いた場合、表示にムキン浄土することとなり、1.(1)の表示部数に悪影響を与える間例となってしまっという問題がある。

【10000】本発明は、このような課題を解決するためになされたものであり、非晶質シリコンを多結晶化して均質な多結晶がリコンを形成することを目的とする。また、さらに、このような多結晶シリコン膜を利用して特性の優れた薄膜トランジスタを提供することを目的とする。

[1021]

【課題を解決するための手段】本発明は、上記目的を解 決するためになされ、以下のような特徴を備える。

【)(22】まず、多壁店シリコン族、製造力法において、この発明は、基板上に形成された熱仏導名の高い材料膜に上がにかなくとも一部が重なるように非晶質シリコン族を形成し、前記非晶質シリコン族形が後、前記非晶質シリコン族と多端晶化では一つ処理を短し、前記非晶質シリコン族を多端晶化させて多端晶シリコン族を多端晶化させて多端晶シリコン族を多端晶化

【10023】また、この発明は、ガラス基板上に形成されるボトムゲート構造の薄膜トランジスタの製造方法であり、前記ガラス基板上に所塑のパター。に形成されたゲート電極材料膜の上方に、非晶質シリコン膜をゲート 絶縁膜を介して形成し、前記非晶質シリコン膜の成後、前記非晶質シリコン膜に対してランフアニール処理及びレーザアニーリ処理を施し、前記非晶質シリコン膜を多結晶へさせて多結晶シリコン膜を再膜トランジスタの範囲層とするものである。

【30021】更に、この発明は、ガラス基板上に上成され、1011点が一下構造の嫌膜トランドです。製造方法におって、上途。ように、四晶質シリコ、放形成板、前に四点質、一口、膜に対してコンツでにつ、処理及びレーザッエー、処理を施し、西部単語等シリコ、膜を多緒詩化して多端請シリコン膜を外流し、西部、多緒請シリコン膜に不純物をデーセンブし、この不純物を、多緒品シリコ、既に対してレーザでエール処理スはランフアエール巡理、一まれた反は両方を聴すことに、一て活性化し、電話多緒語シリコン膜中に薄膜トランジにタのプース、電話多緒語シリコン膜中に薄膜トランジにタのプース、

ing and the second of the seco

ーザアニール処理を抱し、前記甲品質シリコン膜を多結 品化し多細品シリコン膜を形成性のもいである。

【0026】また、この発明は、非晶質シリコンを多結晶化するためのアニーであるにおいて、ハロゲン州を映動して被アニーで体をアニーでするための短呼間熱アニーの処理部と、エキシマレーザを照射して前担サアニーで体をアニーでするためのレーザアニーの処理部と、を近接配置したものである。

[0027]

【発明の実施の形態】以下、本発明の好適な実施の形態 以下、実施形態という。について図面を用いて説明する。なれ、以下の説明において、疑に説明した図面と同 一部でには同い符号を付して説明を省略する。

【600と5】 ヨート 1 (多部部化力法)本実施が態では、ヨート 1 (2多層部化) ため、アニー 1 変消 として、ランプを用いたRTAと、エキシマレーザを利いたELAとの「種類のアニーリ処理を施す。特に、多層部化すべき非品質シリコン族の下層の一部にゲート電機が存在するボトムゲート構造のTFTにおいて、TFTの能動領域、つまりチーネリ領域部分を適切に多縮部化するために上記「種類のアニーリ処理を採用している。

【0 02 9】このような本実施形態に係るアニール処理 装置は、図1に示すような構成を備える。

【0 + 8 n 】まず、RTA処理部の構成から説明する。 RTA処理部は、RTA装置に近似したものできる。本 実施形態では、被アニー生体としてのカー8 1 膜の形成 された基板1 1 0 が、搬送ローラ1 0 2 によって装置内 に搬入され、予備加熱部1 0 4 小上搬送される。予備加 熱部1 n 1 は、搬入された基板1 1 0 を予備加熱する。 基板の搬送路の上下には、ハロデンランフ「例えば、キ セソンアークランフ」1 0 0 が設置されており、予備加 熱された基板1 1 0 が、これらのハロゲンランブ 1 0 0 によるライン状の事態域を通過することにより、カー8 1 1 9 m熱されて多量晶化が起こる。

【100日】 加林城を連過した後、基板110は冷却部 100日搬送される。この台本部106は、非定の重度 に保証されており、四林城通過後における基板1100 色数な台球を避け、基板1100温度低等速度をロント かつりする。冷却部100名通過すると、特板110は 搬送ローラ10分によって装置より機能され、砂道する よりに次の工作。主実施所鑑ではチャネりストック研成 工程)へと進む。

【「ロココ】 10度度所能では、ここような水平人の規劃 よれば無シランド1 - さによる世界域に重くか度に、形

LA処理部は、光瀬200、光学系202及びエキシマレーザ田射部204を備え、エキシマレーザは、光瀬200から所望の大学系202を全して田射部204に供置されている。なお、ELA処理部とRTA処理部との配置関係は必ずしも国1に示す配置に限られず、ELA処理部の125のランド10によりも前段に設ける構成も適用可能である。

【0033】国主に示すようなアニール装置構成により、ヨート主膜に対してハロゲン光照射後、連続してエキシマレーザが照射されることとなる。そして、このような構成によって、ヨーS主に対して「種類のアニールで行われ、ゲート電極上方に適切なブレインサイズのpーS。を主成できると共に、ガラス基权上方の領域におけるヨート主についても適切なカート主を得ることが可能となる。

【0.03.4】に種類のアニールの採用によって、このような効果が得しれるのは、例えば以下のような理由による。

【0035】まず、ELAによるとっち主の多結晶化に、延光技術で示したように、ゲート電極上方のなっち 上領域よりもカラス基板上方のなっち上領域の方が優先的に進む。

【0036】これに対し、ヨード主の多結晶化にあたり ハロゲンランブを用いてRTAを行った場合、ハロケン たは、ヨード主題に対しては改収が弱く、ゲート電極に対しては改収が弱く、ゲート電極がように チ 成されているュード主機に対してRTAを施すと、コード主機がハロゲン光を吸収して発熱し、ヨード主機 がハロゲン光に対する吸収が弱いことから、ガラス基板もヨード主機と同じくハロゲン光に対する吸収が弱いことから、ガラス基板上に形成されているュード主機傾域はゲート電極上領域に比較する上皮熱量が多なく、これらの領域での多結晶行は遅い、

【・サコア】以12人ように、多型品化のた対RTAと目 1人とを組み合わせると、ハロケン光の理解によりゲー 上電機工のユート・中心の領域よりも原熱された状態で エキシマレーザが理解されることとなる。べって、ゲー 上電機の熱拡催によりエキシマレーザ照射では加熱不十 行となりからなゲート電機上通知のユード(を十分に加 熱することが可能となる。このため、エキシマレーザ簡 射板におけるユーミニ腺内が温度とゲート電機上とカラ 以基板上とての格差が小さくなり、均質に多結晶化が進 結晶シリコン TFTを製造するという観点からも、RTAとELAい「種類のアニーリ処理を組み合わせることは効果が高い。即も、ELAを用いた場合、上述のように生一ト電極上のキーと「領域を上で多年時化することで難しいものの、例えば基板温度は、200~255 C程度の室温~300 C程度の低温での処理が可能である。一方、RTAだけでキードーを十分に多結晶化するためには、図上の膜温度を例えばら00 C~9 J)で程度とする必要がある。しかし、基板温度で600 C2となると、基板として融点600 C程度の安価なガラスを用いることは難してなる。

【9039】本民施形態では、エキシマレーザをユービーに関射するので、RTAにおいてそれほど温度を高く 設定する必要がない。例えば、80%(、まるいはそれ 以下とすることづてきる。従って、七舟明では、粉熱性 の低いガラス基板上であっても装質に立い多端品シリコ レTFTを形成することが容易となる。

【ロウ 1日】 [多結晶シリコン T F T 2 製造方法] 次に、図1、図2及び図3を参照して、上記ュー8 1 の多結晶化方法を利用したボトムゲート構造の多結晶シリコーT F T の製造方法の一例について説明する。

【0041】短じ(1)に示すように、まず、カラス等の絶縁基板10上に、ゲート電極及びケート電極と一体のゲート配線「以下、単にゲート電機12上にう)として、ヴェ(W、Ta、TaMoでも以に)をスパックリングによって形成し、所望の形状にハクーニングする。パターニングド面形状については、区5巻限)。

【(0.042] ケート電極 1.2 形成後、その表面を含む基板 1.0 の全面に 2 層構造のゲート絶縁膜 1.1 1.8 1.1 1.0 、 8 1.0 1.0 1.0 及びa 1.0 1.0 (1.0 1.0

【リリ43】次に、図 1 のアニー)、処理 表置を使用することにより、図 2 (c) に示すように、 α - 8 1 膜 2 のに K T A χ ひ E L A によるアニール 処理を控じ、 α - 8 1 膜 2 りを多端 福化して α - 8 1 膜 2 月を形成する。 R T A α E L A α と、「種類。アニール 処理 により、特に、イート 1 膜 2 リンゲート 覚極 1 2 1 に確なった 領域、のまり、シリコン 膜 1 で 1 データ に 領域である 適域に、 均等から 適切な 1 ン サイフ 1 1 1 可能域で のされる。

【0044】 ページ:の多端晶化板、基板:0の裏面からの線光 (わわれる裏面露光)によって、同2 d) にずずように、カージ:漢フォ上とゲート追欄12上対向する配置に、シ上のからなるモーネリストット膜30

域を形成する。

【3046】続いてLDD構造のTFTのLD Light Doped)領域を形成するために、図3 b)に示すように、チャネ、近域及びLD重域と中水き領域をフスク51で覆い、低農度ドーツの場合と同じ伝導型の不範物をカート主襲24に高濃度ドービングする。これによりでスクニ4で覆われたLD領域の外側に高濃度ドーで領域N+)が形式される。

【) 0 4 7】 低濃度及び高濃度の不純物ドービング表、 図 3 (c) に言すように、ドープした不純物を新性化するために活性化学エール変理を行う。そして、エカアニール処理によって、TFTのLDプース・ドレイン領域368、32L8、32LDと、ソース・ドレイン領域368、86Dがそれぞれ形成される。

【りり48】ところで、不動物活物化でエーン処理では、ELA又はRTAのいずれを利用してもよく、また多結晶化の場合と同様にELAとRTAの両方を組み合わせてもよい。なお、これ活物化アニールにおけるアニール温度は、ELAの場合、p-s 上膜24の膜温度が900℃程度となるように設定され(何じ、基板温度は、20~25℃程度の容益~300℃程度)、RTAと場合には、基板温度・加熱域温度)が600℃程度となるように設定される。

【0049】 下純物活性化液、p-5 主膜ですを図りに 垂下ような所望の形状にハターニングし、図3(d)に 垂下ように、5 1(9 、5 1 N を積層して腎間絶縁膜り 0を形成し、この層間絶縁膜5 0のソース領域365の 位置にコンタクトホールを開口する。そして、その引え にA 1 などからなるソース電板7 0 を形成し、ソース値 域368と接続する。

【0050】被晶表示装置的被晶駆動用下下下を形成する場合には、更にこれらの上層のアクリリ機器を用いて多現化膜50を形成し、平現化膜50及び層間絶縁膜50にコンタケトホールを開口し、その上に画素電極60となる「下のを形成し、「下のとドレイン領域06Dとを接続する。つわ、回じ、「一つとおいては、ノース領域365をフーニ電機10に接続し、トレイン領域065を回本電機60に接続し、トレイン領域165を回本電機60に接続し、トレイン領域165を回本電機60に接続しているが、これには基されず、フース領域155を画本電機60に接続する場合もあって

【0.0.5.1】以上のようにして、 $L \in \mathbb{D}$ パネルの画像表示部には、マトリケス制の画素毎に図3 = a)の如き構成のTF T $3 \oplus 3$ のです、 $L \in \mathbb{D}$ の一方の基板が得られる。そして、この基板と、三通電機及びカラーニッパタ

を、被届駆動用ではなく、1 ()内の各種メモリ素子や論理回路素子又は被自表示装置の駆動回路。論理回路の素子として用いる場合には、画素電極50は不要である。この場合には、7一次電極70 Dを形成し、ドレイン電極の形成後においては、それぞれ対応する7 一、・ドレイン電極の形成後においては、それぞれ対応する7 一、・ドレイン直線に接続する。但し、電極と配線でを一体的に形成する場合には、7 一、・ドレイン電極の形成と回路によ。要な配線パターンを形成する。

【00万分】本実態形態の多結晶とりコンケド生は、被 a駅動用素子及びLCDに駆動図路用素子に同力に利用 することができる。そして、LCD装置の駆動に路等の 素子として、例えばCMOト Complementary Menal bx The Leng Conductor) を形成する場合には、人食有計解 の多端論とリコンTFTを用いてしませずり。 ビーじ L. TFTとのモデネル(n+z)、TFTを形成す 表。[\$P\$与你は、例识 (c) 、 (c) 世界性(思比的)。 て、5型手腕物を死にドーでする場合、カーモェTFT の形況領域をマスク材で製っており。そして、も思不輔 物ドープを、ガーモドTFTを覆くマスク村を困難し、 反対にn-chTFT領域をマスケし、この状態で、図 3 (a) と同様にしてp型の不純物をトープする(但) し、LDD構造は揺らない)。n型及びp型の手続物ド ープ終了後には、nーchTFT、nーchTFTとも 国時に活性化処理を行い、図3二十)に元寸ようなTF Tを作成する(舞動回路用のTFTでは囲碁電極600 肝成は不要)。

[0054]

【発明の効果】本発明によれば、熱伝導率の高い材料膜の上力に小なくとも一部が重なるように用成されたまっち主般の多結晶化にまたり、カード、膜に対してランプアニール処理及びレーザアニール処理を施す。ランプアニールにより、熱伝導率の高い材料膜上のカード主領域を十分に無熱することができるので、レーサアニールだけでは十年な多+諸子に利用質な上記材料膜上に適正などしてして、チャーのコード上を呼ばすることができる。

【中申申》】出記繁生漢字、福口村れ渡い上方に至って 主要、理 頭立れた構設は、何元成ポトムだート構造。平 ドエヤ、多層構造の半導体装置などにおいて適用されて る構成である。よって、上述のような多結晶化力法を係 えばホトムゲート構造の多結晶シリコンでドエの製造に また。で利用されば、高無任導室のデート電板の上力道 域に形成されるエドエの能動物。チャスリ道域。におけ

 $[\]label{eq:continuous} (x,y) = (x,y) + (x,y)$

^[18] の 21 つお、802のような。樹で得られたのとか。

リコンTFTを形成することが容易となる。

【0057】本発明の多端晶シリコンTFTは、液晶表 示装置等、マトリクス型の表示装置の画素駆動用のスイ ッチング素子や、表示装置の駆動回路のスイッチング素 子のにずれか一方、あるいはこれら切力のスイッチング 素子として容易に利用できる。特に、本発明では多結晶 シリコンTFTが得られることから、囲奏駆動用のスイ ッチング素子と表示装置の駆動回路のスイッチング素子 とを、同一基板上に同一工程によって形成することが可 能となる。このため、表示装置のコストダウンにつなが、 り、またパネル周辺に駆動回路が内蔵されることとなる ので、表示装置の薄型化、軽量化を図ることができ、表 示装置の表示品質の向上と共に大型化にも有利となる。 【ロロ58】また、上述のような多細晶化力法を実行す るためのアニール装置は、短時間熱アニール処理部と、 レーザアニール処理部とを近接配置することによって容 易に構成でき、装置開発のための多大な労力を不要とて さる。

【図面の簡単な説明】

【図1】 本発明の実施形態に係るa‐Siの多結晶化

のためのアニール装置構成を示す図である。

【図1】 本発明の実施形態に係るボトムゲート構造の 多結晶シリコンTFTの製造工程を示す訳である。

【図4】 本途明の実施形態に揺るホトムゲート構造の 多幅晶シリコンTFTの製造工程を引す実である。


【例4】 オトムゲート構造の多幅晶シリコンTFTの 従来の製造工程を示す図である。

【図5】 オトムゲート構造の液晶駆動用TFTの平面 構成を説明する図である。

【図 6 】 従来の多常語化力法によって得られた p - S 主 膜の多結晶化状態を示す医である。

【符号の説明】

10 基板、12 ゲート定板、14 ゲート地縁膜 20 aーミ主族、21 pーミ主族、30 チャネル ストッパ膜、31 チャネリ前紋、268 ワース師 域、36D トレイン項域、60 ITO、100 ハ ロゲンランプ、102、108 搬送ローラ、104 予備加熱部、166 当即部、206 光源、202 光学系、201 エキシマレーザ出射部。



本実施形態のアニール処理装置

